SEMICONDUCTOR INTEGRATED CIRCUIT

Patent number:

JP8228138

Publication date:

1996-09-03

Inventor:

MIYATSUJI KAZUO; UEDA DAISUKE

Applicant:

MATSUSHITA ELECTRONICS CORP

Classification:

- international:

H03K17/687; H03H11/24


- european:

Application number: JP19950321328 19951211

Priority number(s): JP19950321328 19951211; JP19940312880 19941216

Abstract of JP8228138

PURPOSE: To provide the semiconductor integrated circuit for high frequency for which power consumption and an occupied area are reduced, switchable power is enlarged, output generation distortion is reduced and peripheral circuits are simplified. CONSTITUTION: First and second signal terminals 6 and 7 are respectively connected to the drain and source of a field effect transistor(FET) and a first control terminal 3 is connected to its gate. Then, a first resistor member 2a is interposed between the gate and the first control terminal, and capacitors 5a and 5b are respectively interposed between the drain/source and the first/ second signal terminal. Besides, a second control terminal 4 is connected through a second resistor member 2b to one of drain and source at least. Then, a high frequency signal inputted to the first signal terminal 6 is passed through the FET and outputted from the second signal terminal 7 and the transmission amount of high frequency signal is controlled by a voltage signal for control inputted between the first and second control terminals 3 and 4.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-228138

(43)公開日 平成8年(1996)9月3日

(51) Int.Cl.⁶

識別配号

庁内整理番号

FΙ

技術表示箇所

H03K 17/687

9184-5K

H03K 17/687

G

HO3H 11/24

8731-5J

H03H 11/24

В

審査請求 未請求 請求項の数10 OL (全 13 頁)

(21)出願番号

特願平7-321328

(22)出願日

平成7年(1995)12月11日

(31)優先権主張番号

特願平6-312880

(32)優先日

平6 (1994)12月16日

(33)優先権主張国

日本 (JP)

(71)出願人 000005843

松下電子工業株式会社

大阪府高槻市幸町1番1号

(72)発明者 宮辻 和郎

大阪府高槻市幸町1番1号 松下電子工業

株式会社内

(72)発明者 上田 大助

大阪府高槻市幸町1番1号 松下電子工業

株式会社内


(74)代理人 弁理士 前田 弘 (外2名)

(54) 【発明の名称】 半導体集積回路

(57) 【要約】

【目的】 消費電力及び占有面積が小さく、切換え可能 な電力が大きく、出力発生歪みが小さく、かつ周辺回路 の簡素な高周波用半導体集積回路を提供する。

【構成】 電界効果型トランジスタのドレイン、ソース にそれぞれ第1、第2信号端子6、7を接続し、ゲート に第1制御端子3を接続し、ゲートー第1制御端子間に 第1抵抗部材2aを介設し、ドレイン・ソースー第1, 第2信号端子間にそれぞれキャパシタ5 a, 5 bを介設 し、ドレイン・ソースの少なくとも一方に第2抵抗部材 2 bを介して第2制御端子4を接続する。そして、第1 信号端子6に入力される髙周波信号を電界効果型トラン ジスタを経て第2信号端子フから出力し、髙周波信号の 伝達量を第1制御端子3と第2制御端子4との間に入力 する制御用電圧信号によって制御する。



52抵抗部材

【特許請求の範囲】

【請求項1】 高周波信号を伝達するための基本回路を 有する半導体集積回路であって、

上記基本回路は、

ゲート、ソース及びドレインを有する電界効果型トラン ジスタと、

上記電界効果型トランジスタと電界効果型トランジスタの外部との間で高周波信号を入出力するための第1.第2信号端子と、

上記電界効果型トランジスタのソース・ドレインと上記 各信号端子との間の配線中にそれぞれ介設され使用する 周波数帯域におけるインピーダンスが線路インピーダン スより低いキャパシタ成分を少なくとも含む直流成分遮 断部材と、

上記ゲートに接続される第1制御端子と、

上記ゲートー第1制御端子間に介設され、インピーダンスが線路インピーダンスより高い抵抗特性を有し第1制御端子への高周波信号の入力を阻止するための第1阻止部材と、

上記電界効果型トランジスタのソース・ドレインのうち 少なくとも一方と直流成分遮断部材との間の配線に分岐 配線を介して接続される第2制御端子と、

上記分岐配線中に介設されインピーダンスが線路インピーダンスより高い抵抗特性を有し第2制御端子への高周波信号の入力を阻止するための第2阻止部材とを備え、上記基本回路の第1信号端子一第2信号端子間における高周波信号の伝達量が上記第1制御端子と第2制御端子との間の制御用電圧信号によって制御されるように構成されていることを特徴とする半導体集積回路。

【請求項2】 請求項1記載の半導体集積回路において

上記ゲート及び第1制御端子は、それぞれ複数の同数個だけ配置され、各ゲートー第1制御端子間にそれぞれ上記第1阻止部材が介設されていることを特徴とする半導体集積回路。

【請求項3】 請求項1記載の半導体集積回路において、

上記基本回路は複数個設けられており、

上記複数の基本回路のうち一部の基本回路の第1制御端子に接続され所定の電圧を供給するための第1電圧供給端子と、

上記複数の基本回路のうち他の基本回路の第2制御端子に接続され上記第1電圧供給端子が供給する電圧とは所定の電位差を有する電圧を供給するための第2電圧供給端子とをさらに備え、

上記一部の基本回路では、第1制御端子への信号により 第1信号端子一第2信号端子間の高周波信号の伝達量が 制御される一方、

上記他の基本回路では、第2制御端子への信号により第 1信号端子-第2信号端子間の高周波信号の伝達量を制 御するように構成されていることを特徴とする半導体集 積回路。

【請求項4】 請求項3記載の半導体集積回路において、

上記基本回路は2つ配設されており、

上記各基本回路の各第1信号端子に共通に接続される入 力端子と、

上記各基本回路のうち一方の基本回路の第2信号端子に 接続される出力端子と、

上記各基本回路のうち他方の基本回路の第2信号端子に 接続される接地端子と、

上記各基本回路のうちいずれか一方の基本回路の第1制 御端子と上記各基本回路のうち他方の基本回路の第2制 御端子とに共通に接続され制御用電圧信号を入力するための第3制御端子とをさらに備え、

上記各基本回路により、スイッチとして機能する単位回 路が構成されていることを特徴とする半導体集積回路。

【請求項5】 請求項3記載の半導体集積回路において

上記基本回路は2つ配設されており、

上記各基本回路の各第1信号端子に共通に接続される入 力端子と、

上記各基本回路のうち一方の基本回路の第2信号端子に 接続される出力端子と、

上記各基本回路のうち他方の基本回路の第2信号端子に 接続される接地端子と、

上記各基本回路のうちいずれか一方の基本回路の第1制 御端子と上記各基本回路のうち他方の基本回路の第2制 御端子とに共通に接続され制御用電圧信号を入力するための第3制御端子と、

上記各基本回路のうち一方の基本回路のソース及びドレインと上記各基本回路のうち他方の基本回路の第1信号 端子との間にそれぞれ介設され相等しい抵抗値を有する 2つの抵抗部材とをさらに備え、

上記各基本回路により、アテネータとして機能する単位 回路が構成されていることを特徴とする半導体集積回 路。

【請求項6】 請求項3記載の半導体集積回路において

上記基本回路は2つ配設されており、

上記各基本回路の各第1信号端子に共通に接続される入力端子と、

上記各基本回路の各第2信号端子に個別に接続される第 1、第2出力端子と、

上記各基本回路のうちいずれか一方の基本回路の第1制 御端子と上記各基本回路のうち他方の基本回路の第2制 御端子とに共通に接続され制御用電圧信号を入力するた めの第3制御端子とをさらに備え、

上記各基本回路により、共通の入力端子を介して入力された高周波信号を上記第1.第2出力端子を介してそれ

ぞれ出力する信号分配機能を有する単位回路が構成されていることを特徴とする半導体集積回路。

【請求項7】 請求項3記載の半導体集積回路において、

上記基本回路は2つ配設されこれらを第1. 第2基本回路とし、

上記第1. 第2基本回路の各第1信号端子に個別に接続される第1. 第2入力端子と、

上記各基本回路の各第2信号端子に共通に接続される出 力端子と、

上記各基本回路のうちいずれか一方の基本回路の第1制 御端子と上記各基本回路のうち他方の基本回路の第2制 御端子とに共通に接続され制御用電圧信号を入力するた めの第3制御端子とをさらに備え、

上記各基本回路により、上記第1,第2入力端子を介して入力された高周波信号を共通の出力端子を介して出力する信号混合機能を有する単位回路が構成されていることを特徴とする半導体集積回路。

【請求項8】 請求項6記載の半導体集積回路において.

上記2つの単位回路をそれぞれ第1. 第2単位回路とし、

上記各単位回路の上記第1,第2出力端子のうちいずれか一方の出力端子同士に共通に接続される第3出力端子と、

上記各単位回路の上記第1. 第2出力端子のうち他方の 出力端子同士に共通に接続される第4出力端子と、

上記各単位回路の各第3制御端子に共通に接続される第4制御端子とをさらに備え、

上記第4制御端子に入力される電圧信号により、各単位 回路の各入力端子から入力される高周波信号が各単位回 路の第3、第4出力端子から交互に出力するよう切換え られるように構成されて、上記第1、第2単位回路によ り、四方切換えスイッチが構成されていることを特徴と する半導体集積回路。

【請求項9】 請求項6.7又は8記載の半導体集積回路において、

上記各基本回路のうち少なくとも1つの基本回路に、上 記各基本回路と同じ構成を有する第3基本回路が付設さ れており、

上記第3基本回路の第1信号端子は、上記少なくとも1つの基本回路が属する単位回路の上記入力端子に接続され

上記第3基本回路の第2信号端子は、接地端子に接続され、

上記第3基本回路が付設される基本回路の第1制御端子が第3制御端子に接続されている場合は、上記第3基本回路の第2制御端子が上記第3制御端子に接続されかつ第3基本回路の第1制御端子が上記第1電圧供給端子及び上記第2電圧供給端子のうちいずれか一方に接続され

る一方、

上記第3基本回路が付設される基本回路の第2制御端子が第3制御端子に接続されている場合は、上記第3基本回路の第1制御端子が上記第3制御端子に接続されかつ第3基本回路の第2制御端子が上記第1電圧供給端子及び上記第2電圧供給端子のうちいずれか一方に接続されることを特徴とする半導体集積回路。

【請求項10】 請求項3,4,5,6,7,8又は9 記載の半導体集積回路において、

上記各基本回路のうち少なくとも1つの基本回路では、 上記ゲート及び第1制御端子がそれぞれ複数の同数個だけ配置され、各ゲート一第1制御端子間にそれぞれ上記 第1阻止部材が介設されていることを特徴とする半導体 集積回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、移動体通信機器、 特に携帯電話等に用いられる高周波用半導体集積回路に 関するものである。

[0002]

【従来の技術】近年、移動体通信分野の発展に伴い、携帯電話等のアンテナの送受信切換えやパワーアンプ入力レベル制御用に、小型、低消費電力の高周波用半導体スイッチ及び高周波用半導体可変アッテネータが望まれている。このようなスイッチ及びアッテネータに用いるデバイスとして、図8に示すような電界効果型トランジスタ(FET)を配置した基本回路が使用されている。

【0003】図8において、1はGaAs基板の一部に形成されゲート及びソース・ドレインを有するノーマリオン型の電界効果型トランジスタ、3は制御端子、6は第1信号端子、7は第2信号端子である。つまり、制御端子3を介して電界効果型トランジスタ1のゲートに制御用電圧信号を印加し、制御用電圧信号の値を変えることで、第1信号端子6と第2信号端子7と間の高周波信号の伝達量を制御するようになされている。

【0004】また、図9は、上記図8に示す基本回路を2つ配置し、各基本回路の第1信号端子を共通の入力端子10に接続し、一方の基本回路の第2信号端子7を出力端子とし、他方の基本回路の第2信号端子7を接地端子に接続した回路の構成を示す。このような回路では、各基本回路の各制御端子3に相補的な制御電圧信号を入力することで、各基本回路における信号の伝達量が相補的に制御される。したがって、出力端子に高周波信号を伝達する側の基本回路の電界効果型トランジスタのオフ時における高周波信号が接地端子側に逃がされることで、特に高いアイソレーションを発揮することができる。

[0005]

【発明が解決しようとする課題】しかしながら、上記従 来の基本回路を組み合わせて、図9に示すような回路を 構成しようとすると、下記のような問題があった。

【0006】すなわち、図9について説明したように、スイッチ等の高周波制御回路は、図8に示す基本回路をユニットとし、この基本回路の入出力間、入力・接地間あるいは出力・接地間に他の基本回路を挿入して構成するが、この場合には、相補的な制御用電圧信号を入力するための2系統の制御端子が必要である。例えば図9に示す回路では、各基本回路の各制御端子3にそれぞれ相補的な制御電圧信号を供給するための2系統の制御場となれが必要となる。このため、制御端子が常に2つ必りの制御を駆動するための周辺回路も複雑なものになる。また、説明は省略するが、上記図8に示す単位回路を組み合わせてブリッジT型アッテネータを構成する際にも、相補的な2つの制御目号を入力する2つの制御系統が必要となり、同様の問題を生じていた。

【0007】さらに、付随する問題として、入力する高周波信号の電力が大きい場合、入出力間におけるリニア特性が崩れ、出力に発生する歪が大きくなる虞れがあった。したがって、図8に示す基本回路や図9に示す基本回路を組み合わせた回路をスイッチやアッテネータとして使用する場合には、使用可能な電力が制限されるという問題があった。

【0008】本発明は斯かる各問題点に鑑みてなされたものであり、その第1の目的は、スイッチ、アッテネータに必要な基本回路の構造を改善することにより、駆動回路等の周辺回路の構造の簡素化が可能な高周波制御用半導体集積回路を提供することにある。

【0009】また、第2の目的は、上述のような構造が 簡素化された髙周波制御用半導体集積回路における入出 力間の歪みを低減することにある。

[0010]

【課題を解決するための手段】上記第1の目的を達成するために本発明が講じた解決手段は、基本回路における第1信号端子及び第2信号端子と電界効果型トランジスタのソース・ドレインとの間における直流信号の伝達を阻止する手段を講ずるととともに、電界効果型トランジスタの制御をゲートーソース・ドレイン間の電圧によって制御する構成とすることにある。

【0011】また、上記第2の目的を達成するために本 発明が講じた手段は、基本回路における電界効果型トラ ンジスタのゲートを複数のゲートで構成することにあ る。

【0012】具体的に、本発明に係る第1の半導体集積回路は、請求項1に記載されるように、高周波信号を伝達するための基本回路を有する半導体集積回路であって、上記基本回路に、ゲート、ソース及びドレインを有する電界効果型トランジスタと、上記電界効果型トランジスタと電界効果型トランジスタの外部との間で高周波信号を入出力するための第1、第2信号端子と、上記電

界効果型トランジスタのソース・ドレインと上記各信号 端子との間の配線中にそれぞれ介設され使用する周波数 帯域におけるインピーダンスが線路インピーダンスより 低いキャパシタ成分を少なくとも含む直流成分遮断部材 と、上記ゲートに接続される第1制御端子と、上記ゲー トー第1制御端子間に介設され、インピーダンスが線路 インピーダンスより高い抵抗特性を有し第1制御端子へ の高周波信号の入力を阻止するための第1阻止部材と、 上記電界効果型トランジスタのソース・ドレインのうち 少なくとも一方と直流成分遮断部材との間の配線に分岐 配線を介して接続される第2制御端子と、上記分岐配線 中に介設されインピーダンスが線路インピーダンスより 高い抵抗特性を有し第2制御端子への高周波信号の入力 を阻止するための第2阻止部材とを設ける。そして、上 記基本回路の第1信号端子-第2信号端子間における高 周波信号の伝達量が上記第1制御端子と第2制御端子と の間の制御用電圧信号によって制御されるように構成し たものである。

【0013】この構成により、第1信号又は第2信号端 子に高周波信号が入力されると、第1信号端子と第2信 号端子との間に介設される電界効果型トランジスタのゲ ートーソース・ドレイン間に印加される制御用電圧信号 によって、髙周波信号の伝達量が制御される。その場 合、ゲートとソース・ドレインとにそれぞれ個別に第 1. 第2制御端子が接続されているので、この基本回路 を複数個組み合わせた場合に、一方の基本回路の第1制 御端子と他方の基本回路の第2制御端子とを共通に接続 することが可能となる。そして、電界効果型トランジス タのソース・ドレインと第1、第2信号端子との間はキ ャパシタ成分を含む直流成分遮断部材が介設されている ので、各基本回路を組み合わせても、各信号端子の電位 は独立しており互いに影響を及ぼし合うことがない。し たがって、ある基本回路の第1制御端子と他の基本回路 の第2制御端子とに共通の制御用電圧信号を供給して、 各基本回路の動作を制御することが可能となる。また、 各阻止部材により、各信号端子や電界効果型トランジス タの各部から各制御端子への髙周波信号の流入が阻止さ れているので、高周波信号が第1信号端子一第2信号端 子間の経路以外の経路に流入することはない。すなわ ち、この基本回路を組み合わせて、端子数の少ない制御 系統の簡素化された半導体集積回路を構成することが可 能となる。

【 0 0 1 4 】請求項 2 に記載されるように、上記第 1 の 半導体集積回路において、上記ゲート及び第 1 制御端子 をそれぞれ複数の同数個だけ配置し、各ゲートー第 1 制 御端子間にそれぞれ上記第 1 阻止部材を介設することが できる。

【0015】このように、複数のゲートを持つ電界効果型トランジスタを用いることにより、複数の電界効果型トランジスタのドレイン・ソースを直列に接続したこと

となり、実質的に各電界効果型トランジスタのドレイン・ソース間に加わる高周波電圧がゲートの本数により分 圧されて小さくなるために、切換え可能電力が向上し、 出力に発生する歪みが小さくなる。

【0016】本発明に係る第2の半導体集積回路は、請求項3に記載されるように、上記基本回路を複数個設け、上記複数の基本回路のうち一部の基本回路の第1制御端子に接続され所定の電圧を供給するための第1電圧供給端子と、上記複数の基本回路のうち他の基本回路の第2制御端子に接続され上記第1電圧供給端子が供給する電圧とは所定の電位差を有する電圧を供給するための第2電圧供給端子とをさらに設け、上記一部の基本回路では、第1制御端子への信号により第1信号端子一第2信号端子間の高周波信号の伝達量を制御される一方、上記他の基本回路では、第2制御端子への信号により第1信号端子一第2信号端子間の高周波信号の伝達量を制御するように構成する。

【0017】この構成により、複数個の基本回路において、第1電圧と第2電圧との間で変化する制御用電圧信号を各基本回路の第1制御端子又は第2制御端子に入力することで、各基本回路の高周波信号の伝達量が関連をもって制御される。したがって、各基本回路を種々に組み合わせても、制御系統や端子数が簡素化されることになる。

【0018】請求項4に記載されるように、上記第2の 半導体集積回路において、上記基本回路を2つ配設し、 上記各基本回路の各第1信号端子に共通に接続される入 力端子と、上記各基本回路のうち一方の基本回路の第2 信号端子に接続される出力端子と、上記各基本回路のうち他方の基本回路の第2信号端子に接続される接地端子 と、上記各基本回路のうちいずれか一方の基本回路の第 1制御端子と上記各基本回路のうち他方の基本回路の第 2制御端子とに共通に接続され制御用電圧信号を入力するための第3制御端子とをさらに設け、上記各基本回路により、スイッチとして機能する単位回路を構成することができる。

【0019】この構成により、単一の第3制御端子を介して供給される制御用電圧信号によって、各基本回路のうちの一方の基本回路を介して出力端子に伝達される高周波信号と、他方の基本回路を介して接地端子に逃される高周波信号との伝達量が相補的に制御される。したがって、第1.第2基本回路を組み合わせて、制御系統が簡素でかつ入出力間のアイソレーションの高い単位回路が構成されることになる。

【0020】請求項5に記載されるように、上記第2の 半導体集積回路において、上記基本回路を2つ配設し、 上記各基本回路の各第1信号端子に共通に接続される入 力端子と、上記各基本回路のうち一方の基本回路の第2 信号端子に接続される出力端子と、上記各基本回路のう ち他方の基本回路の第2信号端子に接続される接地端子 と、上記各基本回路のうちいずれか一方の基本回路の第 1制御端子と上記各基本回路のうち他方の基本回路の第 2制御端子とに共通に接続され制御用電圧信号を入力す るための第3制御端子と、上記各基本回路のうち一方の 基本回路のソース及びドレインと上記各基本回路のうち 他方の基本回路の第1信号端子との間にそれぞれ介設さ れ相等しい抵抗値を有する2つの抵抗部材とをさらに設 け、上記各基本回路により、アテネータとして機能する 単位回路を構成することができる。

【 O O 2 1 】この構成により、単位回路がブリッジT型 アッテネータ回路となり、各入出力間のマッチング条件 が良好に保持されるとともに、単一の制御用電圧信号に より入出力間の減衰量が変化する。したがって、制御系 統が簡素化され、かつ髙周波信号の減衰機能の優れたア ッテネータが構成されることになる。

【0022】請求項6に記載されるように、上記第2の 半導体集積回路において、上記基本回路を2つ配設し、 上記各基本回路の各第1信号端子に共通に接続される入 力端子と、上記各基本回路の各第2信号端子に個別に接 続される第1.第2出力端子と、上記各基本回路のうち いずれか一方の基本回路の第1制御端子と上記各基本回 路のうち他方の基本回路の第2制御端子とに共通に接続 され制御用電圧信号を入力するための第3制御端子とを さらに設け、上記各基本回路により、共通の入力端子を 介して入力された高周波信号を上記第1.第2出力端子 を介してそれぞれ出力する信号分配機能を有する単位回 路を構成することができる。

【0023】また、請求項7に記載されるように、上記第2の半導体集積回路において、上記基本回路を2つ配設してこれらを第1.第2基本回路とし、上記第1.第2基本回路の各第1信号端子に個別に接続される第1.第2入力端子と、上記各基本回路の各第2信号端子に共通に接続される出力端子と、上記各基本回路のうちいずれか一方の基本回路の第1制御端子と上記各基本回路のうち他方の基本回路の第2制御端子とに共通に接続され制御用電圧信号を入力するための第3制御端子とをらに設け、上記各基本回路により、上記第1.第2入力端子を介して入力された高周波信号を共通の出力端子を介して出力する信号混合機能を有する単位回路を構成することができる。

【0024】また、請求項8に記載されるように、上記第2の半導体集積回路において、上記2つの単位回路を第1.第2単位回路として、上記各単位回路の上記第1.第2出力端子のうちいずれか一方の出力端子同士に共通に接続される第3出力端子と、上記各単位回路の上記第1.第2出力端子のうち他方の出力端子同士に共通に接続される第4出力端子と、上記各単位回路の各第3制御端子に共通に接続される第4制御端子とをさらに設け、上記第4制御端子に入力される電圧信号により、各単位回路の各入力端子から入力される高周波信号が各単

位回路の第3. 第4出力端子から交互に出力するよう切換えられるように構成し、上記第1. 第2単位回路により、四方切換えスイッチを構成することができる。

【0025】請求項9に記載されるように、上記第2の 半導体集積回路において、上記各基本回路のうち少なく とも1つの基本回路に、上記各基本回路と同じ構成を有 する第3基本回路を付設し、上配第3基本回路の第1信 号端子を、上記少なくとも1つの基本回路が属する単位 回路の上記入力端子に接続し、上記第3基本回路の第2 信号端子を接地端子に接続し、上記第3基本回路が付設 される基本回路の第1制御端子が第3制御端子に接続さ れている場合は、上記第3基本回路の第2制御端子を上 記第3制御端子に接続しかつ第3基本回路の第1制御端 子を上記第1電圧供給端子及び上記第2電圧供給端子の うちいずれか一方に接続する一方、上記第3基本回路が 付設される基本回路の第2制御端子が第3制御端子に接 続されている場合は、上記第3基本回路の第1制御端子 を上記第3制御端子に接続しかつ第3基本回路の第2制 御端子を上記第1電圧供給端子及び上記第2電圧供給端 子のうちいずれか一方に接続する構成とすることができ

【0026】上記請求項6~9の構成により、各基本回路間の高周波信号の分配、混合、切り換え等が行われる。したがって、制御系統が簡素化された分配器等が構成されることになる。

【0027】請求項10に記載されるように、上記各半導体集積回路において、上記各基本回路のうち少なくとも1つの基本回路に、上記ゲート及び第1制御端子をそれぞれ複数の同数個だけ配置し、各ゲートー第1制御端子間にそれぞれ上記第1阻止部材を介設する構成とすることができる。

【0028】この構成により、請求項2の発明と同様の 作用が得られる。

[0029]

【発明の実施形態】以下、本発明の実施形態について、 図面を参照しながら説明する。

【0030】 (第1の実施形態) まず、第1の実施形態について図面を参照しながら説明する。図1は本発明の第1の実施形態に係る半導体集積回路内の基本回路8の構成を示す電気回路図である。この基本回路8は、ゲート・ソース及びドレインを有する電界効果型トランジル高周波信号の伝達を阻止する第1. 第2時間が出来を開発しての第1. 第2時間が出来を開発して機能の表面には、第1. 第2キャパシタ5a, 5bと、第1. 第2時間がある。電界効果型トランジスタ1は、例えばゲート長1μm、ゲートオンジスタ1は、例えばゲート長1μm、ゲートオンジスタ1は、例えばゲート長1μm、ゲートオンジスタ1は、例えばゲート長1μm、ゲートオンジスタ1は、例えばゲート長1μm、ゲートオン型である。この電界効果型トランジスタ1のゲートは第1抵抗部材2aを介して第1制御端子3に接続されてい

る。また、ソースは第2抵抗部材2bを介して第2制御 端子4に接続されている。これらの各抵抗部材2a.2 bの抵抗値は線路インピーダンスよりも十分大きく、例 えば2ΚΩのものが選定される。電界効果型トランジス タ1のドレインは、第1キャパシタ5aを介して第1信 号端子6に接続され、ソースは第2キャパシタ5bを介 して第2信号端子7に接続されている。各キャパシタ5 a. 5 b は数 1 0 0 M H z ~ 数 G H z で の 伝送 損失 が 十 分小さくなるように、例えば各々50pFのものが選定 される。このキャパシタ5a.5bは、FET、抵抗部 材等とともに、共通のGaAs基板上に、高誘電性材料 であるBST(チタン酸パリウム・ストロンチウム、誘 電率:200~300)からなる絶縁膜を堆積し、これ をパターニングすることにより形成される。BST膜の 膜厚を200nm程度とすれば、キャパシタ5a.5b の単位面積あたりの容量は100pF/100μm2と なり、図1に示す基本回路8は0.5mm²程度のGa As基板上に収納できる。すなわち、この基本回路8の 占有面積は小さくて済む。

【0031】次に、本実施形態の半導体集積回路の動作について説明する。電界効果型トランジスタ1のドレイン・ソース間抵抗は、ソースに対して負となるゲートに印加された電圧によって変化する。このため、第2制御端子4に対して第1制御端子3が負となるように制御用電圧信号を印加することにより、第1信号端子6とおりできる。電界効果型トランジスタ1のドレイン・ソースは、第1,第2信号端子6,7からキャパシタ5a,5bによって直流的に切り離されている。このため、本実施形態の回路を単位として複数個組み合わせて高周を制御回路を構成する場合、各基本回路の電界効果型トランジスタには、他の基本回路に加えられた制御用電圧信号の影響を受けることなく、各々独立に制御用電圧信号を加えることができる。

【0032】なお、上記第1の実施形態及び以下の各実施形態に示す基本回路において、基本回路内の電界効果型トランジスタは、ノーマリ・オフ型であってもよい。その場合、ゲートに接続される第1制御端子3の電位が第2制御端子4の電位よりも高くなる制御用電圧信号を印加すればよい。

【0033】また、上記第1の実施形態では、高周波信号を伝達を阻止する第1、第2阻止部材として第1、第2抵抗部材2a、2bを配設したが、各阻止部材として用いることができる要素はかかる抵抗部材に限定されるものではない。したがって、上記第1の実施形態及び以下の各実施形態に示す各基本回路内の抵抗部材の代わりに、ダイオード等の抵抗特性を有する部材を使用することができる。

【0034】さらに、上記第1の実施形態では、直流成. 分遮断部材として第1. 第2キャパシタ5a. 5bを設 けたが、直流成分遮断部材として用いることができる部材はキャパシタに限定されるものではない。例えばPINダイオードは、キャパシタ成分を含むので、これをキャパシタ5a.5bの代わりに配設しても、直流成分を遮断することができ、上記第1の実施形態と同様の効果を発揮することができる。

【0035】(第2の実施形態)次に、本発明の第2の実施形態について説明する。図2は第2の実施形態に係る半導体集積回路内の基本回路の構成を示す電気回路図である。本実施形態では、上記第1の実施形態における構成に比べ、電界効果型トランジスタ1には3つのゲート電極が設けられ、各ゲート電極と第1制御端子3との間に各々第1抵抗部材2aが介設されている点のみが異なる。その他の構成は、上記第1の実施形態と同様である。この3つの第1抵抗部材2a及び第2抵抗部材2bの抵抗値はの実施形態1と同様に線路インピーダンスよりも十分大きく、例えば2KΩのものが選定される。各キャパシタ5a、5bは数100MHz~数GHzでの伝送損失が十分小さくなるように、例えば各々50pFのものが選定される。

【0036】次に、本実施形態の半導体集積回路の動作について説明する。基本的な動作はの実施形態1と同様であり、第1信号端子6及び第2信号端子7の直流的な電位とは独立に、第1制御端子3の第2制御端子4に対する負の電位差によって高周波信号の伝達量を制御することができる。

【0037】本実施形態では、電界効果型トランジスタ1としてドレイン・ソース間に3本のゲート電極を配置したものを用いている。これは、3個の電界効果型トランジスタの各ドレイン・ソースを直列に接続したものと同等である。このため、実質的にドレイン・ソース間に加わる高周波電圧はゲートの本数(本実施形態では3)分の1に分割される。ドレイン・ソース間の電圧が大るいと、ドレイン・ソース間抵抗の非線形性が増大するが、このような複数のゲートを持つ電界効果型トランジスタを用いることにより、出力に発生する歪みは低減される。また、各ゲートはそれぞれ第1抵抗部材2aを介して第1制御端子3に接続されている。このため、各ゲートの電圧は信号端子に入力された高周波信号に追随して変化し、ゲート・ソース間の電位差の変動が抑えられ、歪みの発生がさらに低減される。

【0038】なお、後述の第3の実施形態、第6の実施形態及び第7の実施形態においても、各基本回路中の電界効果型トランジスタのゲートを複数個設ける構成としてもよい。ただし、すべての基本回路中のゲートを同じ構成とする必要はなく、各基本回路でゲートの個数が異なっていてもよい。

【0039】(第3の実施形態)次に、第3の実施形態について説明する。図3は、第3の実施形態に係る半導体集積回路内の単位回路20の構成を示す電気回路図で

ある。本実施形態における単位回路20は、上記第1の 実施形態における基本回路8と同じ構成を有する第1、 第2基本回路8、9を2個組み合わせて構成されてい る。そして、第1、第2基本回路8、9の各第1信号端 子6が共通の入力端子10に接続されている。また、第 1、第2基本回路8、9の各第2信号端子7が個別に第 1、第2出力端子11a、11bに接続されている。さらに、第1基本回路8の第1制御端子3と第2基本回路 9の第2制御端子4とが共通の第3制御端子12に接続されている。第2基本回路の第1制御端子3は接地端子に接続されている。第1基本回路の第2制御端子4は電源端子13に接続されている。

【0040】次に、本実施形態における半導体集積回路の動作について説明する。電源端子13の電位をVdd、第3の制御端子12の電位をVc、第1基本回路8の電界効果型トランジスタのゲート・ソース間電圧をVgs 1、第2基本回路9の電界効果型トランジスタのゲート・ソース間電圧をVgs2とすると、下記2式の関係 Vgs1=-Vc

Vgs2 = Vc - Vdd

が得られる。よって、下記式

| Vgs 1 | + | Vgs 2 | = Vdd

が得られ、2つの基本回路8,9の各電界効果型トランジスタ1には互いに相補的な制御用電圧信号が加わることとなる。

【0041】つまり、本実施形態における回路では、第3制御端子12を介して入力される単一の制御入力によって、入力端子10に加えられた高周波信号を各基本回路8.9の2つの出力端子11a.11bに振り分けることができる。これは、2つの基本回路の第1信号入力を高周波的には接続しているが、キャパシタによって直流的には切り離しているために可能となったものである。このような構成により、制御用電圧信号入力のために必要な周辺回路の構成が簡素化される。なお、上記電源端子及び接地端子は、所定の電位差を有する2つの電圧をそれぞれ供給する電圧供給端子であればよい。

【0042】(第4の実施形態)次に、第4の実施形態について説明する。図4は第4の実施形態に係る半導体集積回路内の単位回路20の構成を示す電気回路図である。本実施形態の半導体集積回路の単位回路20は、第2の実施形態における基本回路8と同じ構成を有する第1、第2基本回路8、9を組み合わせ、入力端子10と出力端子11の間の高周波信号の伝達を第3制御端子12への制御用電圧信号のみによりオン・オフするスイッチである。

【0043】図4に示すように、第2基本回路9の第1制御端子3及び第2信号端子7は接地端子に接続されており、第2基本回路9の第1信号端子6は基本回路8の第1信号端子6と共通の入力端子10に接続され、第2基本回路9の第2制御端子4は基本回路8の第1制御端

子3と共通の第3制御端子12に接続されている。そして、第1基本回路8の第2制御端子4には電源端子13を介して所定の電圧が供給される。ただし、本実施形態では、第2基本回路9の第1制御端子3は接地端子に接続されているが、第1制御端子3は必ずしも接地端子に接続されている必要はなく、第1電圧供給端子である電源端子13から供給される電圧と所定の電位差を有する電圧を供給する他の電圧供給端子に接続されていればよい。すなわち、図4に示す単位回路20の構成は、第2電圧供給端子が接地端子である一例を示すに過ぎない。

【0044】このような構成により、入力端子10と出力端子11の間がオフのときに、入力端子10から入力された高周波信号を接地端子側に逃がすことができ、入出力間のアイソレーションの向上を図ることができる。

【0045】以上のように、本実施形態の半導体集積回路は単一の制御用電圧信号によって、入出力間の高周波信号の伝達をオン・オフすることができるので、周辺回路の簡素化を図ることができる。また、電界効果型トランジスタとしてドレイン・ソース間にゲート電極を3本持つものを用いているために、出力に発生する歪が低減され、切換え可能な電力が向上している。

【0046】(第5の実施形態)次に、第5の実施形態について説明する。図5は、第5の実施形態に係る半導体集積回路の単位回路30の構成を示す電気回路図である。本実施形態では、電界効果型トランジスタをゲート・ソース間電圧で制御される可変抵抗として用いており、ブリッジT型アッテネータ回路を構成している。

【0047】本実施形態における基本回路は、第2の実 施形態における基本回路8と基本的に同じ構成を有する 2つの第1、第2基本回路8、9を組み合わせて構成さ れている。ただし、本実施形態では、各基本回路8,9 において、ソースードレイン間に4つのゲート電極を設 け、各ゲート電極を各々4つの第1抵抗部材2aを介し て共通の電源端子13又は接地端子に接続するようにし ている。また、第2基本回路9の第1信号端子6と第1 基本回路8のソース・ドレインとの間は、互いに同じ抵 抗値を有する第3抵抗部材2cを介して接続されてい る。また、第2基本回路9の第1制御端子3及び第2信 号端子7は接地端子に接続されており、第2基本回路9 の第2制御端子4は基本回路8の第1制御端子3と共通 の第3制御端子12に接続されている。また、第1基本 回路8の第2制御端子4は電源端子13に接続されてい る。ただし、本実施形態では、第2基本回路9の第1制 御端子3は接地端子に接続されているが、第1制御端子 3は必ずしも接地端子に接続されている必要はなく、第 1電圧供給端子である電源端子13から供給される電圧 と所定の電位差を有する電圧を供給する他の電圧供給端 子に接続されていればよい。すなわち、図4に示す単位 回路20の構成は、第2電圧供給端子が接地端子である 一例を示すに過ぎない。なお、上記第2抵抗部材26の

抵抗値は、基本回路を挿入する伝送線路の特性インピー ダンスの値Zoであり、一般には 50Ω のものが選定される。

【0048】以上のように構成された単位回路30では、第3制御端子12に0Vから電源端子13の電圧に等しい電圧(例えば3V)の間の電圧を印加すると、2つの電界効果型トランジスタ1のドレイン・ソース間抵抗Rdsは互いに相補的な値となる。つまり、一方の基本回路の電界効果トランジスタ1のドレイン・ソース間抵抗Rds1が大のとき、他方の基本回路の電界効果型トランジスタ1のドレイン・ソース間抵抗Rds2は小となり、Rds1が小のときRds2は大となる。このブリッジT型アッテネータ回路のマッチング条件は、下記式Rds1×Rds2=Zo2

で与えられる。本実施形態の回路では、上式が近似的に 成立するので、入出力間のマッチングを良好に保ったま ま、単一の制御用電圧信号の入力で入出力間の減衰量を 変化させることができる。

【0049】さらに、本実施形態では、各電界効果型トランジスタに4つのゲート電極が設けられているので、実質的に4個のFETのドレイン・ソースを直列に接続したものとなっている。このため、入力から加えられた高周波電力の1/4がそれぞれの電界効果型トランジスタのドレイン・ソース間に加わることとなる。このドレイン・ソース間に印加される電圧は出力に発生する歪特性を決める要因である。即ち、ドレイン・ソース間電圧が大きい場合、より大きい歪みが発生するが、本実施形態の高周波制御用半導体回路では出力に発生する歪みが低減される。

【0050】なお、本実施形態では、ドレイン・ソース間に配置するゲート電極の本数を4本としたが、切換え可能電力はゲート本数が2本以上で多いほど向上することは言うまでもない。

【0.051】(第6の実施形態)次に、第6の実施形態について、図6を参照しながら説明する。本実施形態では、各基本回路内の各要素は、上記第1の実施形態における基本回路8の構成と同じであるため、各基本回路内の各要素の符号の図示は省略する。

【0052】図6に示すように、第1.第2基本回路8.9の各第1信号端子6は個別に第1.第2入力端子10a.10bに接続されている。また、各基本回路8.9の各第2信号端子7は共通の出力端子11に接続されている。そして、第1基本回路8の第1制御端子3及び第2基本回路9の第2制御端子4は、共通の第3制御端子12に接続されている。なお、第1基本回路8の第2制御端子4は電源端子13に接続され、第2基本回路9の第1制御端子3は接地端子に接続されている。

【0053】さらに、上記各基本回路8.9には、電界効果型トランジスタがオフ時に髙周波信号を接地端子に 逃がすための第3基本回路18がそれぞれ付設されてい る。第1基本回路8に付設される第3基本回路18において、第1信号端子6は第1基本回路8の第1信号端子6と共通に第1入力端子10aに、第2信号端子7は接地端子に、第1制御端子3は接地端子に、第2制御端子4は第1基本回路8の第1制御端子3と共通に第3制御端子12にそれぞれ接続されている。また、第2基本回路9に付設される第3基本回路18において、第1信号端子6は第2基本回路9の第1信号端子6と共通に第2入力端子10bに、第2信号端子7は接地端子に、第1制御端子3は第2基本回路9の第2制御端子4と共通に第3制御端子12に、第2制御端子は電源端子13にそれぞれ接続されている。

【0054】すなわち、本実施形態では、単一の第3制御端子12を介して各基本回路8.9の電界効果型トランジスタに相補的な制御電圧信号を印加することにより、2つの入力端子10a、10bを介して入力される高周波信号を混合して単一の出力端子11を介して出力させることができる。つまり、各基本回路8.9により混合機能を有する単位回路が構成されている。しかも、各基本回路8.9に第3基本回路18が付設されているので、各基本回路8.9内の電界効果型トランジスタがオフ時における高周波信号を接地端子側に逃がすことができ、高いアイソレーション特性を発揮することができる。

【0055】ただし、上記実施形態では、各基本回路 8.9にそれぞれ第3基本回路18を付設したが、一方 の基本回路8(又は9)にのみ第3基本回路18を付設 するようにしてもよい。

【0056】また、実施形態は省略するが、上記第3の 実施形態、第5の実施形態あるいは後述の第7の実施形態の基本回路8、9のうち少なくとも1つの基本回路に 本実施形態の第3基本回路18と同様の構成を有する第 3基本回路18を付設してもよいことはいうまでもな

【0057】なお、図6に示す回路は、上記第4の実施 形態に示す単位回路20(ただし、基本回路20の電界 効果型トランジスタのゲートは単一ゲート型であるが) を2つ組み合わせたものとみることもできる。

【0058】 (第7の実施形態) 次に、第7の実施形態 について、図フを参照しながら説明する。本実施形態に おける回路は、上記第3の実施形態における単位回路2 O (図3参照) と同じ構成を有する第1, 第2単位回路 20a. 20bを2つ組み合わせたものである。図7に 示すように、各単位回路の出力端子11a, 11bのう ちいずれか一方の出力端子11a同士が共通に第3出力 端子14aに接続され、各単位回路の出力端子11a. 116のうち他方の出力端子116同士が共通に第4出 力端子14aに接続されている。また、各単位回路20 a. 20bの第3制御端子12が共通に第4制御端子1 5に接続されている。すなわち、各単位回路20a, 2 0 b の各入力端子 1 0 に入力される髙周波信号を、単一 の第3制御端子15への制御用電圧信号によって、各出 力端子14a、14bから交互に出力するよう構成され ている。つまり、上記各単位回路20a, 20bの組み 合わせにより、四方切換え回路が構成されている。

【0059】(第8の実施形態)図10は、例えばデュ アルモード携帯電話に搭載される回路の構成を概略的に 示すブロック図である。この回路内には、図3に示す各 基本回路8, 9が組み込まれている。すなわち、第1制 御端子3への信号によって動作が制御され第2制御端子 4には電源電圧VDDが印加される4つの基本回路8a ~8 d と、第2制御端子4への信号によって動作が制御 され第1制御端子3には電源電圧が印加される4つの基 本回路9 a~9 dとが交互に閉回路を構成するように接 続されている。そして、各基本回路間には、同図に示す ような配置関係で、2つの第1.第2パワーアンプPA 1, PA2と、2つの第1, 第2低雑音アンプLNA 1, LNA2と、4つのアンテナAt1~At4とが介 設されている。そして、各基本回路8a~8d、9a~ 9 dは、単一の制御信号端子16への信号が電源電圧V DDか、Oかに応じて、下記の真理値表に示すようにオ ン・オフする。

[0060]

【表1】

制御	基本回路							
信号	8 a	9 a	8 b	9 ь	8 c	9 c	8 d	9 d
0	オフ	オン	オフ	オン	オフ	オン	オフ	オン
VDD	オン	オフ	オン	オフ	オン	オフ	オン	オフ

なお、例えば、第1パワーアンプPA1の送信部Ot1はO.8GHz帯用で1Wの出力電力を有し、第2パワーアンプPA2の送信部Ot2は1.9GHz帯用でO.1Wの出力電力を有し、第1低雑音アンプLNA1の受信部It1はO.8GHz帯用で、第2低雑音パワーアンプLNA2の受信部It2は1.9GHz用である。

【0061】このような回路の実用的使用方法としては、下記のような具体例がある。

【0062】(具体例1)各アンテナを送受信共に使用し、偏波ダイバーシティ機能を持たせる。例えば第1.第3アンテナAt1.At3を水平偏波信号用とし、第2.第4アンテナAt2.At4を垂直偏波信号用とする。第1パワーアンプPA1から水平偏波信号を送信し

たい場合には第1アンテナA t を利用し、垂直偏波信号を送信したい場合には第4アンテナA t を利用する。第2パワーアンプPA2から送信する場合も同様であり、また、各低雑音アンプLNA1、LNA2に受信する場合も同様である。

【 O O 6 3 】 (具体例 2) 各アンテナのうちいずれかを内部アンテナと、他方を外部アンテナとしておくことで、各アンプの送受信を行うアンテナを内外切り換えることができる。例えば第1アンテナA t 1, A t 3を内臓ホィップアンテナ端子とし、第2, 第4アンテナA t 2, A t 4を外部アンテナ端子とすることができる。【 O O 6 4 】

【発明の効果】以上説明したように、請求項1の発明によれば、制御系統の簡素化された半導体集積回路を構成するための基本回路を提供することができる。

【0065】請求項2又は10の発明によれば、出力に 発生する歪みの低減を図ることができ、よって、切換え 可能な電力量の増大を図ることができる。

【0066】請求項3の発明によれば、複数の基本回路を配設して半導体集積回路を構成した場合に、周辺回路の簡素化を図ることができる。

【0067】請求項4の発明によれば、入出力間の接続、切断を単一の制御入力によって制御することができ、よって、入出力間のアイソレーションの向上を図ることができる。

【0068】請求項5の発明によれば、ブリッジT型アッテネータとして機能する半導体集積回路において、入出力間の減衰量を単一の制御入力によって変化させることができ、よって、周辺回路の簡素化を図ることができる。

【0069】請求項6.7.8又は9の発明によれば、単一の制御用電圧信号によって、各基本回路間の高周波信号の分配.混合.切り換え等を行うことができ、よって、分配器等における周辺回路の簡素化を図ることができる。

【図面の簡単な説明】

【図1】第1の実施形態における髙周波用半導体集積回路中の基本回路の構成を示す電気回路図である。

【図2】第2の実施形態における高周波用半導体集積回路中の基本回路の構成を示す電気回路図である。

【図3】第3の実施形態における高周波用半導体集積回路中の単位回路の構成を示す電気回路図である。

【図4】第4の実施形態に係る高周波用分配回路の構成を示す電気回路図である。

【図5】第5の実施形態に係るブリッジT型アッテネータ回路の構成を示す電気回路図である。

【図6】第6の実施形態に係る髙周波用混合回路の構成 を示す電気回路図である。

【図7】第7の実施形態に係る高周波用四方切換え回路の構成を示す電気回路図である。

【図8】従来の高周波用半導体集積回路中の基本回路の 構成を示す電気回路図である。

【図9】従来の高周波用半導体集積回路中の基本回路を 組み合わせたスイッチ回路の構成を示す電気回路図であ る。

【図10】第8の実施形態に係る切換え回路の構成を示 す電気回路図である。

【符号の説明】

1 電界効果型トランジスタ

2a 第1抵抗部材

2b 第2抵抗部材

2c 第3抵抗部材

3 第1制御端子

4 第2制御端子

5a 第1キャパシタ

5 b 第2キャパシタ

6 第1信号端子

7 第2信号端子

8 第1基本回路

9 第2基本回路

10 入力端子

11 出力端子

12 第3制御端子

13 電源端子

14a 第3出力端子


14b 第4出力端子


15 第4制御端子


18 第3基本回路

20 単位回路

[図8]









1・・・電界効果トランジスタ 2a、2b・・・第1 第2 抵抗部材 3・・・第1 新配油子 4・・・第2 制御場子 5a、5b・・・第1 第2 キャパシタ 6・・第1 信号端子 7・・・第2 個号場子


【図3】














【図9】



【図6】







【図10】

